SystemVerilog 验证方法学

默认教学计划
274人加入学习
(13人评价)
价格 ¥800.00
教学计划
会员免费学 购买课程
课程介绍

邀请好友注册,还能免费 具体操作见  http://www.eecourse.com/group/9/thread/205

该课程讲解了用于设计验证的SystemVerilog语言的入门与提高知识,是数字电路设计验证工程师需要掌握的基础核心知识理论。该课程不仅是对SystemVerilog语言元素的理论描述,更重要的是将SystemVerilog用于实际验证中的用法的归纳、总结和升华,通过对这门SystemVerilog培训课程的学习可以打好胜任ASIC/FPGA/SoC芯片设计验证工作的基础。

课程大纲

1.  验证的基础概念

2.  接口设计

3.  数据类型

4.  过程控制

5.  面向对象编程

6.  并发线程与控制

7.  随机化

8.  功能覆盖率

 

适合人群
  • 本课程适合于使用数字电路进行科研和芯片设计和验证的学生和工程师,也适合于有志于从事数字芯片设计验证工作,期望进入数字芯片设计验证领域的相关人员。参加学习的学员应有一定的Verilog语言基础。

授课教师

资深高级工程师

课程特色

视频(46)
下载资料(1)