验证课 SystemVerilog Verification
- 简介
邀请好友注册，还能免费 具体操作见 http://www.eecourse.com/group/9/thread/205
SystemVerilog验证是针对数字电路验证技术初/中级学员的课程，是数字电路验证工程师必须掌握的一项基本技能。该课程不仅是对SystemVerilog的语法描述，更重要的是对SystemVerilog OOP技术的理论和用法的归纳，总结和升华，通过SystemVerilog验证课程的学习可以快速成为一名合格的IC验证工程师，构建基于SystemVerilog语言的Testbench，熟练掌握验证流程和验证工作规划，进而为掌握IC高级验证技术打下坚实的基础。
- 分类
- System Verilog
- 适合人群
-
- 本课程适合于使用SystemVerilog进行科研和IC验证的具有初/中级水平的学生和工程师，也适合于有志于从事IC验证工作，期望进入IC验证领域的相关人员。参加学习的学员需要具有数字电路的基础知识并掌握数字逻辑仿真技术，即可完成本课程的学习
