首页
企业超级VIP
企业超级VIP
企业课程
高校共建
高校课程
摩尔实训云
就业求职
offer喜讯
就业辅导
摩尔人招聘
精品课程
IC学习卡
青英课
就业班
实训课
VIP会员
免费公开课
资讯
首页
企业超级VIP
企业超级VIP
企业课程
高校共建
高校课程
摩尔实训云
就业求职
offer喜讯
就业辅导
摩尔人招聘
精品课程
IC学习卡
青英课
就业班
实训课
VIP会员
免费公开课
资讯
登录
注册
登录
注册
《初级数字IC设计工程师实战培训》1903期
第43任务： 数字后端之routing and chip finishing
查看课程
任务列表
第1任务： 数字ASIC设计流程详细介绍
第2任务： ASIC流程及演示
第3任务： Linux 基本操作
第4任务： gvim的基本使用
第5任务： Verilog基础知识
第6任务： Testbench
第7任务： 有限状态机
第8任务： 有限状态机
第9任务： 同步和异步FIFO的设计
第10任务： ASIC功能验证
第11任务： SystemVerilog Verification 简介和DUT
第12任务： SystemVerilog Testbench Environment
第13任务： SystemVerilog验证的基本语义和语法01
第14任务： questasim仿真
第15任务： SystemVerilog语义和语法02
第16任务： SystemVerilog的驱动和采样
第17任务： SystemVerilog并行操作
第18任务： SystemVerilog-OOP-封装
第19任务： SystemVerilog - OOP - 继承和多态
第20任务： SystemVerilog - 内部通信机制
第21任务： SystemVerilog-OOP-随机化
第22任务： SystemVerilog-功能覆盖率
第23任务： SystemVerilog - UVM概述
第24任务： AHB_SRAMC_芯片架构和接口时序
第25任务： AHB_SRAMC_详细设计架构和RTL代码说明
第26任务： AHB_SRAMC_验证计划和验证平台
第27任务： AHB_SRAMC_验证平台的代码和调试方法
第28任务： 综合基本概念
第29任务： 综合优化2
第30任务： design和库
第31任务： 时序约束
第32任务： 综合优化1
第33任务： DC输出文件
第34任务： 形式验证基本概念
第35任务： 多时钟约束
第36任务： 形式验证流程
第37任务： 形式验证流程
第38任务： 数字后端之基础概念
第39任务： 数字后端之基础概念2
第40任务： 数字后端之data setup
第41任务： 数字后端之placement
第42任务： 数字后端之CTS
第43任务： 数字后端之routing and chip finishing
第44任务： PrimeTime——basics conception
第45任务： PrimeTime—constrains
第46任务： PrimeTime—timing_arcs
第47任务： PrimeTime—report_path_control
第48任务： PrimeTime—reports
第49任务： PrimeTime—report_summary
第50任务： PrimeTime—clocks
第51任务： 数字后端之design_planing
第52任务： 后端 data_setup 流程及演示
第53任务： 后端design_planning操作及演示
第54任务： 后端placement操作及演示
第55任务： 后端之cts and routing 操作及演示
