首页
企业超级VIP
企业超级VIP
企业课程
高校共建
高校课程
摩尔实训云
就业求职
offer喜讯
就业辅导
摩尔人招聘
精品课程
IC学习卡
青英课
就业班
实训课
VIP会员
免费公开课
资讯
首页
企业超级VIP
企业超级VIP
企业课程
高校共建
高校课程
摩尔实训云
就业求职
offer喜讯
就业辅导
摩尔人招聘
精品课程
IC学习卡
青英课
就业班
实训课
VIP会员
免费公开课
资讯
登录
注册
登录
注册
《数字前端设计工程师就业班》2110期
第59任务： embeded flash model specificaiton
查看课程
任务列表
第1任务： 课时1：数字IC设计流程1
第2任务： 课时2：数字IC设计流程2
第3任务： 课时3：数字IC设计流程3
第4任务： 课时4：数字IC设计流程4
第5任务： 课时5：linux操作系统基本操作01
第6任务： 课时6：linux操作系统基本操作02
第7任务： 课时7：linux操作系统基本操作03
第8任务： 课时8：linux操作系统基本操作04
第9任务： 课时9：GVIM文本编译工具01
第10任务： 课时10：GVIM文本编译工具02
第11任务： 课时11：GVIM正则表达式01
第12任务： 课时12：GVIM正则表达式02
第13任务： 课时13：逻辑仿真工具VCS的使用01
第14任务： 课时14：逻辑仿真工具VCS的使用02
第15任务： 课时15：IC设计流程作业讲解
第16任务： 课时16：linux操作系统作业讲解
第17任务： 逻辑综合工具 - Design Compiler
第18任务： 逻辑综合工具演示
第19任务： 数字电路基础
第20任务： 数字电路基础
第21任务： Verilog RTL 设计 - 数据类型
第22任务： Verilog RTL 设计 - 操作符和过程控制
第23任务： 任务Task 和 函数Function
第24任务： 并发线程
第25任务： Verilog RTL 设计 - 经典组合和时序电路的设计
第26任务： DC及Verilog作业讲解
第27任务： Verilog RTL 设计 - 有限状态机的设计
第28任务： Verilog RTL 设计 - 有限状态机的设计2
第29任务： Verilog RTL 设计 - 同步FIFO和异步FIFO的设计
第30任务： Verilog RTL 设计 - 同步FIFO和异步FIFO的设计2
第31任务： 正则表达式作业讲解
第32任务： CDC_1_Metastability
第33任务： CDC_1_Metastability2
第34任务： CDC-2_五大问题和解决方案
第35任务： CDC-2_五大问题和解决方案2
第36任务： CDC-3_CDC设计实例
第37任务： CDC-3_CDC设计实例verdi debug
第38任务： 经典组合和数字电路的设计作业讲解
第39任务： CDC-4_SpyGlass CDC 检查
第40任务： CDC-4_SpyGlass CDC 检查2
第41任务： MCU项目芯片介绍
第42任务： MCU项目芯片介绍2
第43任务： AMBA总线介绍1
第44任务： AMBA总线介绍2
第45任务： AMBA总线介绍3
第46任务： AMBA总线介绍4
第47任务： AMBA总线介绍5
第48任务： 基于AHB-APB bus Slave设计详解
第49任务： verilog_for_design
第50任务： verilog_for_design2
第51任务： verilog_for_verification
第52任务： 基于AHB bus Sram控制器设计
第53任务： 基于AHB bus Sram控制器设计2
第54任务： AHB-SRAMC Design
第55任务： AHB-SRAMC Design RTL代码分析
第56任务： AHB_SRAMC simulation
第57任务： Memory BIST
第58任务： Verilog RTL编码风格介绍
第59任务： embeded flash model specificaiton
第60任务： AHB-eflash控制器设计-01-specificaiton2
第61任务： AHB-eflash控制器设计-02-软硬件协同设计
第62任务： AHB-eflash控制器设计-02-软硬件协同设计2
第63任务： AHB-eflash控制器设计-02-软硬件协同设计3
第64任务： AHB-eflash控制器设计-03-RTL AHB_slave_if.v
第65任务： AHB-eflash控制器设计-03-RTL2 AHB_slave_if.v
第66任务： AHB-eflash控制器设计-03-RTL3 flash_ctrl.v
第67任务： AHB-eflash控制器设计-03-RTL4 flash_ctrl.v
第68任务： AHB-eflash控制器设计-04-基本功能仿真
第69任务： AHB-eflash控制器设计-debug
第70任务： AHB-eflash控制器设计-debug2
第71任务： SD协议介绍
第72任务： SD协议-状态机
第73任务： SD协议-状态机2
第74任务： SD协议-命令响应
第75任务： SD协议-时序
第76任务： SD host控制器架构
第77任务： SD-Host控制器 微架构
第78任务： SD-Host控制器 微架构2
第79任务： SD-Host控制器 微架构3
第80任务： SD-Host系统集成
第81任务： SD Host 控制器datasheet register
第82任务： SD-host控制器Program guide
第83任务： SD-Host控制器的RTL
第84任务： SD-Host控制器的RTL-SD_clk
第85任务： SD-Host控制器的RTL-AHB_Slave_IF
第86任务： SD-Host控制器的RTL-AHB_Slave_IF2
第87任务： SD-Host控制器的RTL-CMD_FSM
第88任务： SD-Host控制器的RTL-CMD_receive
第89任务： SD-Host控制器的RTL-CMD_send
第90任务： SD-Host控制器的RTL-DATA_FSM
第91任务： SD-Host控制器的RTL-data_receive_shift_register
第92任务： SD-Host控制器的RTL-data_send_shift_register
第93任务： SD-Host控制器的RTL-fifo
第94任务： SD-Host控制器的RTL-fifo2
第95任务： SD-Host控制器的RTL-DMA
第96任务： SD-Host控制器RTL-testbench
第97任务： SD-Host控制器verdi debug
第98任务： SD-Host控制器verdi debug2
第99任务： DC简介
第100任务： DC1-2设计与技术数据
第101任务： DC1-1设计与技术数据
第102任务： DC1-3设计与技术数据
第103任务： DC2设计和库对象
第104任务： DC3时序约束
第105任务： DC3时序约束2
第106任务： DC4环境属性
第107任务： DC5优化技术
第108任务： DC5优化技术2
第109任务： DC5综合优化3
第110任务： DC6 时序分析
第111任务： DC7约束选项
第112任务： DC8多时钟和例外1
第113任务： DC8多时钟和例外2
第114任务： DC9拥塞1
第115任务： DC9拥塞2
第116任务： DC10数据输出
第117任务： DC11总结
第118任务： 项目实训
