《SystemVerilog验证方法学-实战》3月
- 简介
SystemVerilog验证
课程介绍：讲解SV基础语法并进行深入，课程最后完成一个基于AMBA总线的SRAM控制SV验证平台搭建。在这里你将获得一个企业级的SOC项目系统性学习。参加实训相当于完成一个项目。E课网提供免费服务器以及全套SOC database。
课程详细安排
序号
课程内容
课程时长
1
- 验证基础和理论知识
- 验证层次和验证计划
- SystemVerilog验证平台
- SystemVerilog验证特性
- EDA环境，仿真工具及Makefile脚本
- 待测设计（DUT）的设计规格介绍
- 配套上机实例
10课时
2
- SystemVerilog Interface和Program
- SystemVerilog数据类型
- SystemVerilog 过程语句和子程序
- 配套上机实例
10课时
3
- SystemVerilog 面向对象编程基础
- SystemVerilog 随机化
- SystemVerilog线程及内部通信机制
- 配套上机实例
10课时
4
- SystemVerilog类的封装、继承和随机
- SystemVerilog功能覆盖率
- SystemVerilog Assertion
- 配套上机实例
10课时
5
IP项目实践：SRAM控制器SV验证平台搭建
- AHB 协议简介
- SRAM 时序
- AHB-SRAM控制器设计介绍
- 搭建基于SystemVerilog的验证平台
- AHB-Master的SystemVerilog建模
- AHB-Monitor的SystemVerilog建模
- 创建test cases进行仿真验证
- 课程总结和常见SV面试题分析
10课时
上课时间：每周末一天10课时，持续5周1. 现在报名《SystemVerilog验证》，分享朋友圈优惠200.2. 同时报名以下任意2门组合《SystemVerilog验证》、《uvm验证及其进阶》、《UVM验证实战》，分享朋友圈优惠600.3. 同时报名《SystemVerilog验证》+《uvm验证及其进阶》+《UVM验证实战》，分享朋友圈优惠2000.报名联系QQ：784451309， 微信 eecourseE课网QQ学习群：275855756微信群请先添加群：
SOC database 版图：
pinlist:
架构图：
- 分类
- 数字验证
- 课程目标
-
- 1. 掌握SV语法
- 2. 能够利用SV进行建模
- 3. 能够利用SV创建testcase
- 适合人群
-
- 在校学生
- 应届毕业生
- 不了解SV语法及其应用的学员
