首页
精品课程
就业班
实训课
IC学习卡
VIP会员
就业求职
就业班课程
就业辅导
高校共建
高校课程
摩尔实训云
企业服务
企业课程
认证证书
免费公开课
关于我们
首页
精品课程
就业班
实训课
IC学习卡
VIP会员
就业求职
就业班课程
就业辅导
高校共建
高校课程
摩尔实训云
企业服务
企业课程
认证证书
免费公开课
关于我们
登录
注册
登录
注册
大学生ASIC全流程设计
第57任务： 后端物理设计-icc工具-实验2
查看课程
任务列表
第1任务： 第01章-基于HDL的设计流程-第1节课
第2-1任务： 第01章-基于HDL的设计流程-第2节课
第2-2任务： 作业1 ASIC设计流程和EDA工具
第3任务： 第01章_linux_basic_实验1
第4任务： 第02章-Verilog语言简介-第1节课
第5任务： 第02章 Verilog语言简介-第2节课
第6任务： 第2章-Linux操作系统和Gvim文本编辑工具操作-实验2
第7任务： 第3章 Verilog仿真平台及数字逻辑仿真-第5课
第8任务： 第3章 Verilog仿真平台及数字逻辑仿真-第6课
第9任务： 第03章-数字逻辑仿真及testbench编写-VCS-实验
第10任务： 第4章 Verilog结构级描述和操作符-第7节课
第11任务： 第4章 Verilog结构级描述和操作符-第8节课
第12任务： 第4章 Verilog结构级描述和操作符-实验课
第13任务： 第5章 Verilog 行为级建模-第9节课
第14任务： 第5章 Verilog 行为级建模-第10节课
第15任务： 第1-5章 Verilog 行为级建模-问题解答
第16任务： 第6章 Verilog中的任务函数和可综合性编码原则-第11节课
第17任务： 第6章 Verilog中的任务函数和可综合性编码原则-第12节课
第18任务： 第6章-Verilog中的任务函数和可综合性编码原则-疑问解答
第19任务： 第07章-Verilog延时模型-第13节课
第20任务： 第7章 Verilog 延时模型-第14课
第21任务： 第6章 阻塞与非阻塞实验，序列检测器FSM实现实验
第22任务： 第8章 Verilog 对验证的支持-第15课
第23任务： 第8章 Verilog 对验证的支持-第16课
第24任务： 实验-上升沿检测设计；带MUX的DFF（思考用Clock-Gate实现）设计
第25任务： 第9章 数字逻辑综合-第17节课
第26任务： 第9章 数字逻辑综合-第18节课
第27任务： 实验：FSM：101序列检测，与always多次赋值冲突
第28任务： 第10章 Prime Time-第19节课
第29任务： 第10章 Prime Time-第20节课
第30任务： 第09章-数字逻辑综合-实验课
第31任务： 第11章_数字版图设计-第20节课
第32任务： 第11章_数字版图设计-第21节课
第33任务： 第9章 数字逻辑综合-实验结果分析
第34任务： 第11章 数字版图设计-第22节课
第35任务： 第11章 数字版图设计-第23节课
第36任务： DC综合、PT时序STA实验
第37任务： 第12章RC参数提取-第24节课
第38任务： 第12章RC参数提取-第25节课
第39任务： 综合、时序分析、后端课程解答
第40任务： 第13章 带时序信息的门级后仿真-第26节课
第41任务： 第13章 综合、后端、后仿-答疑
第42任务： 第14章 1. 形式验证 Formality-第27节课
第43任务： 第14章 2. 物理验证DRC-LVS-第28节课
第44任务： 第15章 DFT可测性设计技术-第29节课
第45任务： 后端、DRC/LVS等综合解答
第46任务： 第十五章 DFT可测性设计技术2.ScanATPG-第30节课
第47任务： 第十五章 DFT可测性设计技术 3.边界扫描测试-第31节课
第48任务： DFT技术答疑
第49任务： DFT测试技术答疑
第50任务： DFT脚本介绍
第51任务： 后端ICC脚本介绍
第52任务： synthesis_STA实验
第53任务： synthesis_STA实验2
第54任务： STA答疑
第55任务： 后端物理设计-ICC实验
第56任务： 后端物理设计-ICC实验
第57任务： 后端物理设计-icc工具-实验2
第58任务： QRC提取寄生参数
第59任务： DFT-ScanChain实验
第60任务： 前端coding与vcs_TB仿真,综合实验，答疑
第61任务： 后端ICC,寄生参数提取QRC,扫描量插入整体实验答疑
第62任务： 后端，寄生参数提取答疑
