首页
精品课程
就业班
实训课
IC学习卡
VIP会员
免费公开课
企业服务
定制培训
企业课程
企业超级VIP会员
高校共建
高校课程
摩尔实训云
摩尔科研云
认证证书
关于我们
企业荣誉
人才培育
学员风采
首页
精品课程
就业班
实训课
IC学习卡
VIP会员
免费公开课
企业服务
定制培训
企业课程
企业超级VIP会员
高校共建
高校课程
摩尔实训云
摩尔科研云
认证证书
关于我们
企业荣誉
人才培育
学员风采
登录
注册
登录
注册
《数字前端设计工程师就业班》2011期
第30任务： Verilog RTL 设计作业
查看课程
任务列表
第1任务： 数字前端设计工程师就业班-课程概述
第2任务： 数字IC设计流程
第3任务： Linux操作系统
第4任务： Linux操作系统2
第5任务： Gvim文本编辑工具
第6任务： Gvim正则表达式
第7任务： Linux作业讲解
第8任务： Gvim文本编辑工具作业讲解
第9任务： 逻辑仿真工具VCS的使用
第10任务： VCS实验演示
第11任务： 逻辑综合工具Design Compiler
第12任务： 逻辑综合工具Design Compiler 演示
第13任务： 数字电路基础
第14任务： 数字电路基础2
第15任务： Verilog RTL 设计 - 数据类型
第16任务： Verilog RTL 设计 - 操作符和过程控制
第17任务： Verilog RTL 设计 - task_function
第18任务： Verilog RTL 设计 - 并发线程
第19任务： Verilog RTL 设计 - 经典组合和时序电路的设计
第20任务： Verilog RTL 设计 - 有限状态机的设计
第21任务： Verilog RTL 设计 - 有限状态机的设计2
第22任务： Verilog RTL 设计 - 同步FIFO和异步FIFO的设计
第23任务： Verilog RTL 设计 - 同步FIFO和异步FIFO的设计2
第24任务： CDC_1_Metastability
第25任务： CDC-2_五大问题和解决方案
第26任务： CDC-2_五大问题和解决方案2
第27任务： CDC-3_CDC设计实例
第28任务： Clock_Swith_Glitch_Free Verdi debug
第29任务： VCS_DC 作业讲解
第30任务： Verilog RTL 设计作业
第31任务： 经典组合和数字电路作业讲解
第32任务： 有限状态机的设计作业讲解
第33任务： 实训项目芯片介绍
第34任务： 实训项目芯片介绍2
第35任务： AMBA总线介绍
第36任务： AMBA总线介绍2
第37任务： AMBA总线介绍3
第38任务： AMBA总线介绍4
第39任务： AMBA总线介绍5
第40任务： AMBA总线-基于AHB-APB bus Slave设计详解
第41任务： AMBA总线-verilog_for_design
第42任务： AMBA总线-verilog_for_design2
第43任务： AMBA总线-verilog_for_verification
第44任务： AHB-bus Sram控制器设计
第45任务： 基于AHB Bus SRAM控制器设计2
第46任务： AHB-SRAMC Design
第47任务： AHB-SRAMC Design RTL代码分析
第48任务： AHB_SRAM控制器 simulation
第49任务： AHB SRAM控制器-Memory BIST
第50任务： AHB SRAM控制器-Verilog RTL编码风格介绍
第51任务： AHB-eflash控制器-01embeded flash model specificaiton
第52任务： AHB-eflash控制器设计-01-specificaiton2
第53任务： AHB-eflash控制器设计-02-软硬件协同设计
第54任务： AHB-eflash控制器设计-02-软硬件协同设计2
第55任务： AHB-eflash控制器设计-02-软硬件协同设计3
第56任务： AHB-eflash控制器设计-03-RTL AHB_slave_if.v
第57任务： AHB-eflash控制器设计-03-RTL2 AHB_slave_if.v
第58任务： AHB-eflash控制器设计-03-RTL3 flash_ctrl.v
第59任务： AHB-eflash控制器设计-03-RTL4 flash_ctrl.v
第60任务： AHB-eflash控制器设计-04-基本功能仿真
第61任务： AHB-eflash控制器设计-debug
第62任务： AHB-eflash控制器设计-debug2
第63任务： SD_01_协议介绍
第64任务： SD_02_协议介绍-状态机
第65任务： SD_02_协议介绍-状态机2
第66任务： SD_03_协议介绍-命令响应
第67任务： SD_04_协议介绍-时序
第68任务： SD_05_SD-Host控制器架构设计
第69任务： SD_06_SD-Host控制器微架构设计
第70任务： SD_06_SD-Host控制器微架构设计2
第71任务： SD_06_SD-Host控制器微架构设计3
第72任务： SD_07_SD-Host控制器的系统集成
第73任务： SD_08_SD-Host控制器的datasheet - registers
第74任务： SD_09_SD-Host控制器的datasheet - programming guide
第75任务： SD_10_SD-Host控制器的RTL
第76任务： SD-Host控制器的RTL-SD_clk
第77任务： SD-Host控制器的RTL-AHB_Slave_IF
第78任务： SD-Host控制器的RTL-AHB_Slave_IF2
第79任务： SD-Host控制器的RTL-CMD_FSM
第80任务： SD-Host控制器的RTL-CMD_receive
第81任务： SD-Host控制器的RTL-CMD_send
第82任务： SD-Host控制器的RTL-DATA_FSM
第83任务： SD-Host控制器的RTL-data_receive_shift_register
第84任务： SD-Host控制器的RTL-data_send_shift_register
第85任务： SD-Host控制器的RTL-fifo
第86任务： SD-Host控制器的RTL-fifo2
第87任务： SD-Host控制器的RTL-DMA
第88任务： SD-Host控制器RTL-testbench
第89任务： clock gating design
第90任务： Power intent basic
第91任务： DC 简介
第92任务： DC1-1设计与技术数据
第93任务： DC1-2设计与技术数据
第94任务： DC1-3设计与技术数据
第95任务： DC2设计和库对象
第96任务： DC-03-时序约束
第97任务： DC-03-时序约束2
第98任务： DC-04-环境属性
第99任务： DC-05-综合优化方法
第100任务： DC-05-综合优化方法2
第101任务： DC-05-综合优化方法3
第102任务： DC-06-时序分析
第103任务： DC-07-约束选项
第104任务： DC-08-多时钟和例外
第105任务： DC-08-多时钟和例外2
第106任务： DC-09-阻塞分析和优化
第107任务： DC-09-阻塞分析和优化2
第108任务： DC-10-综合数据输出
第109任务： DC-11-综合技术总结
第110任务： 设计综合演示
第111任务： 华志威Uart设计演示
第112任务： 刘诚Uart设计演示1
第113任务： 刘诚Uart设计演示2
