首页
精品课程
就业班
实训课
IC学习卡
VIP会员
免费公开课
企业服务
定制培训
企业课程
企业超级VIP会员
高校共建
高校课程
摩尔实训云
摩尔科研云
认证证书
关于我们
企业荣誉
人才培育
学员风采
首页
精品课程
就业班
实训课
IC学习卡
VIP会员
免费公开课
企业服务
定制培训
企业课程
企业超级VIP会员
高校共建
高校课程
摩尔实训云
摩尔科研云
认证证书
关于我们
企业荣誉
人才培育
学员风采
登录
注册
登录
注册
《数字前端设计工程师就业班》2108期
第83任务： 数据输出
查看课程
任务列表
第1任务： 数字IC前端设计工程师就业班 课程概述
第2任务： Linux操作系统
第3任务： Linux 操作系统2
第4任务： gvim文本编辑工具
第5任务： gvim 文本编辑工具2
第6任务： gvim 正则表达式
第7任务： 作业1：IC设计流程+linux 基本操作
第8任务： 逻辑仿真工具VCS的使用
第9任务： 数字IC设计流程
第10任务： 逻辑综合工具
第11任务： 数字电路基础
第12任务： 数字电路基础2
第13任务： 数据类型
第14任务： 操作符和过程控制
第15任务： Verilog RTL 设计 - task_function
第16任务： 正则表达式作业
第17任务： 操作符与过程控制、Task/Function 作业
第18任务： 并发线程
第19任务： 组合电路与时序电路设计
第20任务： 有限状态机的设计
第21任务： 有限状态机2
第22任务： 同步fifo和异步fifo
第23任务： 同步fifo和异步fifo2
第24任务： Metastability 亚稳态问题
第25任务： CDC 五大问题与解决方案
第26任务： CDC 五大问题和解决方案2
第27任务： CDC 设计实例
第28任务： CDC 设计实例2
第29任务： 经典组合和时序电路作业
第30任务： 实训项目芯片介绍
第31任务： 实训项目芯片介绍2
第32任务： AMBA总线介绍1
第33任务： AMBA总线介绍2
第34任务： AMBA总线介绍3
第35任务： Verilog For Design
第36任务： Verilog For Verification
第37任务： AHB-APB bus slave设计详解
第38任务： AHB slave仿真环境及设计代码详解
第39任务： AHB slave仿真环境及设计代码详解2
第40任务： Verilog RTL编码风格介绍
第41任务： 基于AHB Bus SRAM控制器的设计
第42任务： SRAMC文档体系
第43任务： AHB-SRAMC Design
第44任务： DFT和MBIST
第45任务： SRAMC Memory BIST
第46任务： 基于AHB bus的eFlash控制器1
第47任务： 基于AHB bus的eFlash控制器2
第48任务： AHB-eflash控制器设计-软硬件协同设计1
第49任务： AHB-eflash控制器设计 - 软硬件协同设计2
第50任务： AHB-eflash控制器设计 - 代码详解1
第51任务： AHB-eflash控制器设计 - 代码详解2
第52任务： AHB-eflash控制器设计 - 代码详解3
第53任务： 基于AHB bus eflash控制器设计 - 基本功能仿真
第54任务： 基于AHB bus eflash控制器设计 - debug
第55任务： SD协议介绍 - 基本概念介绍
第56任务： SD协议介绍2
第57任务： SD协议介绍3
第58任务： SD协议介绍4
第59任务： SD协议介绍5 SD-Host控制器架构设计
第60任务： SD协议介绍6 SD-Host控制器微架构
第61任务： SD协议介绍7 SD_Host控制器的系统集成
第62任务： SD协议介绍8 SD-Host控制器的datasheet
第63任务： SD 代码详解1
第64任务： SD 代码详解2
第65任务： SD 代码详解3
第66任务： 数字逻辑综合技术简介
第67任务： 设计和工艺数据1
第68任务： 设计和工艺数据2
第69任务： 设计和工艺数据2
第70任务： 时序约束
第71任务： 时序约束2
第72任务： 设计和工艺库对象
第73任务： 环境属性
第74任务： 综合优化方法1
第75任务： 综合优化方法2
第76任务： 综合优化方法3
第77任务： 时序分析
第78任务： 约束选项
第79任务： 多时钟和例外1
第80任务： 多时钟和例外2
第81任务： 拥塞1
第82任务： 拥塞2
第83任务： 数据输出
第84任务： 总结
