E课网(www.eecourse.com)是摩尔精英旗下专业的集成电路教育平台，致力于半导体行业高质量集成电路专业人才的培养。平台以集成电路企业岗位需求为导向，提供贴合企业环境的实训平台，通过线上线下的培训方式, 快速培养学员符合企业需求。

 

E课网拥有成熟的培训平台、完善的课程体系、强大的师资力量，4年来规划中国半导体精品课程体系168门，涵盖整个集成电路产业链。至今深度培养总人数15367人，为行业直接输送专业人才4476名。

 

E课网近期最新开课情况如下，准备报名的小伙伴们抓紧啦！提前报名享早鸟价优惠！请点击“课程详情传送门”查看对应的课程介绍~

 

5月1日开课：《数字IC验证工程师就业班》

4个月在线实训，保就业，上海保底12000元/月！签订协议，不就业全额退款

（课程详情传送门→→）

 

5月5日开课：《开源RISC-V CPU内核设计实践》

一次完整的RISC-V CPU内核设计项目经验的积累！

（课程详情传送门→→）

 

 

5月8日开课：《数字前端设计工程师就业班》

4个月在线实训，保就业，上海保底12000元/月！签订协议，不就业全额退款

（课程详情传送门→→）

 

 

5月15日开课：《数字后端设计工程师就业班》

4个月在线实训，保就业，上海保底12000元/月！签订协议，不就业全额退款

（课程详情传送门→→）

 

5月22日开课：《模拟版图设计工程师就业班》

4个月在线实训，保就业，上海保底12000元/月！签订协议，不就业全额退款

（课程详情传送门→→）

 

5月29日开课：《模拟IC设计工程师就业班》

4个月在线实训，保就业，上海保底12000元/月！签订协议，不就业全额退款

（课程详情传送门→→）

 

 

E课网6大IC设计就业班，400+课时持续学习4个月，以在线直播授课+VNC服务器远程项目实训的方式，集中学习各岗位所需专业技能，积累实际项目经验，学完轻松胜任岗位工作。且学习时有专业的班主任和助教监督管理，实时答疑，助你提升学习效率！

 

签订正式协议，提供完善的就业服务，包括简历修改、模拟面试、简历内推等服务，保就业，上海保底月薪12000！学完6个月没有offer全额退款！可试听！

 

 

提前报名均可享受特价优惠哦！不要犹豫，快快扫码咨询吧，早报名早就业，转行也要趁早~

 

（一些E课网往期就业班学员的就业情况，欢迎扫码咨询详情）

 

课程报名/咨询

 

E课网专业老师

 

课程开发背景

 

E课网在2016年上半年开发了面向集成电路（IC）设计行业的职业技能提升培训课程，主要针对即将毕业准备求职找工作的高年级本科生、研究生，和转型IC设计的职场人士。经过近四年的积累和发展，E课网建立和健全了数字IC设计、数字验证、DFT、数字后端设计、模拟IC设计、模拟版图设计和ATE测试等高端在线就业班，每年为行业提供大量的具有IC项目实战经验，熟悉主流IC设计方法、EDA设计工具和先进半导体工艺等集成电路高技能人才。

E课网集成电路设计方向的培训课程都是源于企业级的项目实践，从2018年开始，E课网历时2年，研发了EEBox – 企业级IC设计开发平台。基于该平台，E课网的IC设计实训班、就业班、技能提升班等课程贴近企业真实的IC设计项目，同时为企业、高校和研究院所提供高端的IC设计企业内训和定制化的项目案例。  

  EEBox– 企业级IC设计开发平台

  EEBox是由摩尔精英E课网开发的一个IC设计开发平台，提供一个适用于开发大规模IC系统的完整解决方案，整合并优化了IC系统开发过程中需要的各个组件，包括：简化EDA工具使用、完善IP管理、管理项目数据库版本、跟踪项目开发进度和追溯项目问题等工程问题。

EEBox适用于ASIC、SoC、FPGA、AI、数模混合芯片、低功耗芯片、物联网芯片、通信芯片、音视频芯片等各类数字系统项目的开发和管理，可以大幅度提高IC设计工程师团队的开发效率、降低工程师团队之间的沟通成本、减少芯片开发过程的迭代次数、提升项目数据库的管理效率、降低EDA工具的使用难度、避免项目开发过程中低级人为错误。

DSDP（Digital System DevelopmentPlatform）是由shell、perl等脚本语言编写的一套IC设计开发工具，建立了完整的CAD Flow，支持统一的IC设计前后端流程。DSDP适用于Linux操作系统，方便移植，可以帮助ASIC/SoC/FPGA/AI/IoT等IC系统设计团队等快速构建完整的大规模IC系统开发平台，具备部署时间短、使用方便的特点。

EEBox可以完成复杂SoC芯片设计流程，支持主流的IC设计工具和工艺节点，涉及SoC芯片架构、IP核集成、RTL设计、代码风格检查、模块级和系统级功能逻辑仿真、UVM验证平台框架自动生成、 UVM寄存器模型RAL自动生成、仿真回归测试及RTL代码覆盖率自动收集、数字逻辑综合、静态时序分析、DFT设计实现、形式验证、UPF低功耗设计、数字自动布局布线、版图物理参数提取、数字版图物理验证以及芯片流片的SignOff流程。